在棱镜门事件爆发之后，在软件领域提出要去IOE，而在硬件领域也提出了要快速提高国产芯片市场占比。工信部电子司副司长彭红兵表示，国家对半导体与集成电路产业发展高度重视，近期要密集出台一系列扶持集成电路行业发展的政策，并透露了政策扶持的四大方向。具体包括：建立中央和各地方政府扶持政策的协调长效机制;解决长期困扰集成电路产业发展的投融资瓶颈问题，从资本市场寻找更多资源，用政策引导社会资金投入;鼓励创新;加强对外开放，鼓励国内外企业积极合作，用政策引导提高合作质量。

　　6月24日，工信部正式公布《国家集成电路产业发展推进纲要》，对集成电路产业链各个环节给出了明确的发展目标、重点任务，表明了国家将更加注重我国集成电路产业链各环节的均衡发展。

　　集成电路收入方面，《纲要》提出到2015年超3500亿元，对应两年复合增长率为18.1%;到2020年集成电路行业收入复合增长率超过20%，增速进一步加快。IC设计领域，2015年接近世界一流水平、2020年达到国际领先水平。晶圆制造环节，2015年实现32/28nm量产，2020年16/14nm量产。过去制造环节是国内集成电路发展最薄弱环节，本次《纲要》提出了具体发展目标有利于产业链的均衡发展。封装测试环节，2015年中高端占30%，2020年达到国际领先水平。

　　此外，政府开始直接在资金层面上给予半导体产业支持。继去年年底北京成立规模300亿元的集成电路发展股权基金之后，据接近工信部的手机中国联盟秘书长王艳辉透露，国家还将成立总额度达1200亿元的集成电路扶持基金，时间区间为2014年-2017年。按照目前拟定的细则，扶持基金由财政拨款300亿元、社保基金450亿元、其他450亿元组成，国开行负责组建基金公司统筹，其中40%投入芯片制造，30%投入芯片设计。

　　封测环节最易实现突破

　　在半导体产业链上，芯片封装与测试环节相对技术壁垒较低，对人力成本要求较高，国内半导体厂商在这个环节最易实现突破。半导体封装技术演进上，Bumping、WLCSP和TSV是当前主流先进封装技术，市场前景广阔。这三项技术的融合也是未来向3D SiP封装发展的技术基础。

　　半导体产业作为现代新技术发展的基础，一直处于高科技领域发展的前沿。从半导体整条产业链来看，上游IP供应和IC设计两个环节技术壁垒最高，半导体设备和晶圆制造环节技术壁垒次之，封测行业在产业链上相对最低。IP供应龙头ARM和Fabless、IC设计龙头高通每年研发费用占收入比重分别高达30%和20%;半导体设备龙头ASML 和Foundry龙头台积电每年研发费用率则分别为11%和8%。而封测龙头日月光每年的研发费用占收入比例仅为4%左右。

　　不过，封测环节在资本投入上有较高的壁垒，仅低于晶圆制造环节，需要大量资金投入修建厂房和购买设备。日月光近三年平均资本支出占到公司收入的22.1%。

　　封测环节属于劳动力密集型，对人力成本有很高的要求。日月光的直接人工成本占收入的比例为8.9%，较台积电高1.9个百分点。员工比例上，日月光制造人员占公司总员工人数的57.2%，远高于台积电的41.1%。

　　综合来看，封测环节技术壁垒最低，中国厂商最易切入并追赶行业龙头企业;人力成本要求高，中国厂商相对于欧美厂商具有巨大的竞争优势;资本壁垒较高，这一点正好符合政府成立产业发展基金，通过直接的资金支持能够快速推动我国半导体封测产业高速发展。

　　在过去十年时间里，我国集成电路产业中封装环节一直占据主导地位，占比始终保持在40%以上的高水平，远高于全球16%的占比。2013年，全国集成电路封测行业的市场规模为1099亿元，较2012年的1036亿元增长6.1%。

　　不过，国内半导体封测企业数量众多，行业集中度不高。并且大的封装测试企业以外资半导体厂商为主，在前十中有8家为外资公司，仅英特尔一家市占率就接近20%。内资厂商只有江苏新潮科技(长电科技母公司)和南通华达微电子两家。

　　半导体封测技术的演进主要体现在两个维度：一是IC的I/O引脚数不断增多，二是IC的内核面积与封装面积之比越来越高。最初的DIP(双列直插式封装)芯片封装技术I/O引脚数量很少，一般不超过100个，Intel早期的CPU都采用DIP封装。而到了BGA(球形触点陈列)封装技术不仅大大增加了芯片的I/O引脚数，可以达到1000个，还提高了引脚之间的间距，能够提高最终产品生产的良率，Intel集成度很高的CPU Pentium、Pentium Pro、Pentium Ⅱ都选择这一技术。

　　当芯片制程来到40nm及以下时，传统的Wire Bonding和Flip Chip技术难以实现芯片与外部的连接。而Copper Bumping技术则能将原来100-200um的Pitch降低到50-100um的Pitch，成为了先进制程的唯一选择，也是全球封测大厂必争之地。

　　据Yole Developpement预计，2017年全球Copper Bumping市场规模将达到2300万片/年(12英寸晶圆折算)，对应2012年不到500万片/年的市场规模年复合增长率高达38%，占比将从2012年的37%提升到69%。按12英寸Copper Bumping芯片250美元价格估计，届时市场规模将达近60亿美元。

　　在Copper Bumping领域，全球IDM大厂Intel技术最为领先，产能近300万片/年，占全球一半以上;专业代工封测大厂中Amkor技术优势明显，基本能够做到直径40-50um水平，产能近90万片/年;日月光近两年产能快速上量。国内封测厂商中长电先进领跑，年产能约为48万片/年，华天西钛紧随其后，预计今年年底产能达6万片/年。

　　另外，随着芯片体积不断缩小，对IC封装的内核面积与封装面积之比也提出了越来越高的要求。最初的DIP封装后产品大约是裸芯片面积的100倍。而后来提出了CSP 封装标准，即产品面积不大于裸芯片面积的1.2倍，这样能够大大提高PCB上的集成度，减小电子器件的体积和重量。一些较为先进的BGA封装技术已经能够达到这一标准，IC封装技术也开始由原来的平面封装向2.5D和3D封装技术演进。在过去几年，3D封装技术快速演进，从最初比较单一的图像传感器和记忆体逐渐向具有系统性功能的逻辑电路和微处理器发展。

　　据Yole Developpement估计，2012年全球3D TSV晶圆产值为39亿美元，渗透率仅为1%左右。未来五年受益于记忆体和逻辑IC对3D TSV技术的大量应用，预计3D TSV渗透率将从1%左右提高到9%，产值达到近400亿美元，年复合增长率为58%。

　　目前长电科技、华天科技、晶方科技等国内半导体封测厂商在这些先进封装技术上都已经完成了布局。预计在2013-2014年，这些先进封装技术开始进入高速渗透期，市场规模快速提升。