摘要

　　相位噪声是时钟、射频频综最为关注的技术指标之一。影响锁相环相噪的因素有很多，比如电源、参考源相噪、VCO自身的相噪、环路滤波器的设置等。其中，电源引入的低频噪声往往对锁相环的近端相噪有着很大的影响。对于高性能的时钟和射频频综产品，为了获得极低的相噪性能，往往采用低噪声的LDO供电。然而，采用不同的LDO给频综供电，取得的相噪性能往往会有很大差别，同时，LDO外围电路设计也会影响到频综的相噪性能。

　　本文首先简要地介绍了LDO的噪声来源及环路稳定性对输出噪声的影响;其次，根据调频理论推导出VCO的相位噪声与LDO的噪声频谱密度的理论计算关系。在此基础上，为了验证LDO噪声对射频频综输出相噪的影响，分别采用TPS7A8101和TPS74401 LDO评估板给TRF3765射频频综评估板供电，对比测试这两种情况下的TRF3765相噪曲线;同时，为了验证LDO环路稳定性对频综相噪的影响，针对TPS7A8101评估板的参考电路做出部分修改，并对比测试了电路修改前后的TRF3765输出相噪。

　　1、LDO噪声来源及环路稳定性对输出噪声影响

　　1.1 LDO噪声来源

　　LDO的噪声分为LDO内部的噪声和LDO外部的噪声。LDO内部的噪声来自于内部电路的带隙基准源，放大器以及晶体管。LDO外部的噪声来自于输入。在 LDO的手册中，PSRR是表征LDO抑制外部噪声的能力，但PSRR高并不代表LDO内部噪声小。LDO的总输出噪声才是表征LDO内部噪声抑制的参数，一般在电气特性表里用单位?VRMS表示，或者在噪声频谱密度图上表示。

　　图2是LDO内部结构框图，VN代表等效噪声源。噪声源包括带隙基准源产生的噪声VN (REF)，误差放大器产生的噪声VN (AMP)，FET产生的噪声VN (FET)以及反馈电阻产生的噪声VN ( R1)和VN ( R2)。在大多数情况下，由于带隙基准源电路是由很多不同的电阻、晶体管和电容组成，它所产生的噪声会远远大于反馈电阻产生的噪声。而且带隙基准源是误差放大器的输入，它所产生的噪声也会经由误差放大器放大来控制FET，所以误差放大器本身以及FET所产生的噪声也会比带隙基准源的噪声要低。可以说，LDO内部最大的噪声源就是带隙基准源。我们把LDO输出噪声VN (OUT)表示为

　　VN ( Other)是VN ( AMP)以及VN (FET)的和。由公式1可以得出，输出噪声最小值出现在R1短接到FB，误差放大器的增益近似为1的时候。

　　1.2 LDO噪声抑制方法

　　为了抑制带隙基准源产生的噪声，有三种办法。

　　一是降低误差放大器的带宽，抑制了带隙基准源的高频噪声。但是降低带宽会使LDO的动态性能降低。

　　二是在带隙基准源和误差放大器之间加低通滤波。高性能的LDO都会有一个噪声抑制NR管脚，CNR并联在带隙基准源和GND之间，起到低通滤波的作用。如图3所示。

　　三是在反馈电阻R1上增加前馈电容CFF.在增加了CFF和CNR后，输出噪声可以表示为

　　从式2可以得出，CFF越大，输出噪声就越小。频率越高，输出噪声越小。