COB封装中芯片在基板不同位置的残余应力
|
上传人：孙志国、黄卫东、蒋玉齐、罗乐 上传时间： 2013-08-26 浏览次数： 64 |
| 作者 | 孙志国、黄卫东、蒋玉齐、罗乐 |
|---|---|
| 单位 | 中国科学院上海微系统与信息技术研究所 |
| 分类号 | TN405 |
| 发表刊物 | 《功能材料与器件学报》 |
| 发布时间 | 2002年 |
引言
随着芯片技术的迅猛发展，重量轻、尺寸小的新一代智能电子产品不断问世，对电子封装的封装密度要求也越来越高, 多芯片模式(MCM，Muiti - Chip Moduie)是其中的一种解决方案。它是将两片或两片以上的芯片集成在一起的技术。为了有效地利用基板材料的面积，经常采用COB(Chip on Board)的贴装方式将芯片粘贴在基板的不同位置。由于封装所带来的残余应力将直接影响芯片的性能和使用寿命，所以有必要了解有机基板材料上的不同位置的残余应力。国内外尚未发现这方面相关的报道。另外, 和其他方法如激光干涉法[ l ]、X 射线衍射法相比，压阻传感测量法最适合于实时监测[ 2 - 4 ]。本研究将研究粘贴在不同位置的芯片表面的残余应力, 并且原位测量热处理过程中的应力变化过程。
l 引言
2 实验原理、方案及装置
3 实验结果与讨论
4 结论
......
用户名： 密码：
