当今大多数的仪器透过将封闭式FPGA与固定韧体相结合的方式来实现仪器的各种功能。如果您看过一个拆解后的示波器，应该看到裡面的FPGA了。FPGA能提高测试仪器的处理能力，而且如果您会使用仪器中的开放式FPGA，就可以自行编写仪器的测试功能。

　　仪器厂商很早就掌握了FPGA的优势，而且也利用其独特的处理能力来建置仪器的各种特性：在示波器上进行预触发撷取;在向量讯号分析仪(VSA)上以讯号处理产生I和Q数据;以及即时为高速数位仪器建置图形产生和向量的比较。

　　测试设备製造商正致力于协助用户更有效地利用FPGA，从而为更多的特定应用实现最佳化。FPGA具有确定且即时的处理、真正的平行执行、可重配置与低延迟等关键特性，使其特别适用于测试应用。

　　此外，利用开放式FPGA可达到以前无法实现的哪些功能呢?为了说明这些可能性，以下介绍一些利用开放式FPGA的常见测试应用。

　　加速测试系统

　　在量产产线的终端生产测试中，测试时间分秒必争。当生产线的测试速率与生产速率可相互配合，生产效率达到最大。如果无法配合，则必须採用创新的技术来缩短测试时间。传统的方法透过乙太网路、USB或GPIB将独立的桌上型仪器连接到PC主机。由于待测物(DUT)透过不同的数据匯流排分别进行控制、测量和处理，因而所需要的测试时间相对较长。另一种方法是使用开放式FPGA来加速该过程，如图1所示。

图1：在测试仪器中，开放式FPGA可实现触发和后处理等功能

　　FPGA并未利用外部通讯匯流排，而是使用PXIe等高速匯流排来连接仪器，并透过其配置埠(如I2C、SPI或其他控制匯流排)连接到DUT。在此类应用中，FPGA可控制DUT、触发其他仪器开始撷取採样数据，甚至对这些採样数据进行处理，将其转换成对主机有意义的结果。

　　低延迟是能够加速此类应用执行速度的一个关键因素。FPGA本身并不具有作业系统，它是在具有高速时脉速率的硬体上实现所有逻辑。这意味着一个响应可能需要一个时脉週期来进行撷取、一个时脉週期来进行处理以及一个时脉週期来做出响应。如果时脉速率为200MHz(时脉週期为4ns)，则一个完整的响应需要12ns。由于FPGA的确定性特性，这种响应并不是一次性的，而是每一次都是12ns。因此，FPGA就可以省去与主机相关的延迟，而且能以最小化主机处理的非确定性延迟。

[NT:PAGE]

　　协议感知

　　并不是所有的数位和MEMS元件都能针对已知的结果向量进行测试。例如，为PDM(脉衝密度麦克风)提供一个激励讯号，由于PDM的类比特性，每次测试得到的位元串流都不一样。为了取得此类DUT相关的有意义结果，首先必须根据相应协议解码数位串流，之后再比较结果。使用开放式FPGA，可针对测试系统进行配置，在FPGA上执行PDM协议，而不是将其传输到CPU上进行解读。从更广泛的角度来说，您可以今天对FPGA进行配置来执行PDM协议，明天也对同一个FPGA进行重新配置来执行其他协议，以测试数位温度感测器、加速度计或MEMS元件。

　　在图2中，协议并不是在CPU上执行，而是在FPGA上。正因为如此，该测试系统可支援快速握手协议，适应精确等待週期等协议行为，并根据该通讯做出决策。这种方法不仅可接收来自DUT的更高层级数据，如PDM麦克风解码后的类比数据，而且也可以让您使用更高层级的命令来编写测试脚本。

图2：FPGA适用于处理协议，使其感知匯流排所使用的协议。

　　闭环测试：功率放大器

　　在无线通讯系统中，功率放大器(PA) IC可在将讯号发送至天线之前增加讯号的强度。PA通常在一个特定的输出功率下具有特定的性能。因此，当PA在特定输出功率电平下执行时，有必要对PA进行测试。但是，我们通常只是粗略地知道放大器的增益(例如±3分贝)，而且放大器的增益在设备执行範围内是非线性的。越接近最大输出功率，增益越低。因此，在进行任何性能测量之前必须「调整」放大器的输出。输出调整通常称为功率调整或功率伺服。其基本塬理是调整放大器的输入功率直至测量得到正确的输出功率。

　　用于测量PA的传统测试装置如图3所示。向量讯号产生器(VSG)产生一个激励波形至DUT。功率计可确保DUT输出的是正确的功率电平。最后，VSA测量DUT的性能──如误差向量幅度(EVM)或邻通道功率(ACP)。这些测量是在各种中心频率和功率电平下进行的。

图3：用于测量PA输出的传统测试配置包含一个VSG、VSA和功率计。

　　PA的输出功率必须根据每个所需的中心频率和功率电平进行调整。在调整过程中可以遵循以下步骤：(1)根据DUT的估算增益，选择一个起始VSG功率电平;(2)设置VSG功率电平;(3)等待VSG稳定;(4)等待DUT稳定;(5)使用功率计进行测量;(6)如果功率在量程内，则煺出。否则运算新的VSG功率电平，并返回步骤2。

　　调整所需的时间取决于DUT的类型、所需的精密度以及所使用的仪器类型，通常为几百毫秒到几秒。调整完成后，使用VSA进行性能测量。

[NT:PAGE]

　　图4显示的是一个DUT在调整过程中的输出，该设备採用传统方法来获得28dBm的平均输出功率。如果PA的增益呈线性且匹配数据表中规定的标準增益，则VSG产生的第一个点会输出28dBm的功率。相反地，放大器的输出只有26.5dBm，说明PA规定的标準增益并不準确。因此，需要对VSG输出功率进行调整，同时VSA撷取另一个点。此时的平均功率为27.6dBm，这显示了放大器处于增益压缩状态。总体上，该方法需要七个步骤以及大约150毫秒的时间才能使放大器的输出达到所需的等级。在这个例子中，每个步骤的DUT稳定时间为10ms。但是，稳定时间根据每个DUT而有所不同，从而大幅影响整体的调整时间。

图4：调整PA输出的传统方法显示功率电平逐步增加。

　　VST(向量讯号收发仪)结合了VSG、VSA和FPGA。这一组合使用户可将功率调整演算法的执行转移到硬体上。在图5中，虽然没有功率计，但也可以执行一个系统校準步骤，在VSA上获得与功率计相同的精确度。

图5：向量讯号收发器结合讯号产生器、讯号分析仪和FPGA。

　　与在主机上执行控制循环相较，透过使用开放式FPGA，并在FPGA上执行控制循环，调整DUT输出功率所需的时间将大幅缩短。对于本例中的DUT，功率调整只需大约5毫秒，而採用传统方法则需要150毫秒。请注意，基于硬体的方法比传统方法多一个步骤。但是，调整所需的总体时间却少得多。与图4相较，在图6中，前面几个步骤执行的速度非常快(缩短了平均时间)，之后随着调整循环的收敛，各点之间的间距不断增大。

图6：与传统方法相较，基于硬体的调整可使功率电平上升的时间大幅缩短。

[NT:PAGE]

　　讯号处理

　　用户可程式FPGA最典型的应用之一是减少仪器上必须发送回主机进行处理的数据量，因而将通讯匯流排释放出来进行其他数据传输，同时降低CPU的负载。常见的方法包括对撷取的数据集进行复杂触发、滤波、峰值检测或者执行快速傅立叶变换(FFT)。

　　例如，在图7所示的应用中，有四个DUT需要平行进行测试。ADC将採样数据传送至FPGA，但当收到一个自定义触发才会开始採集数据。在撷取数据时，FPGA会对测量结果进行即时平均，然后将运算结果序列化到记录中。接着，对记录的数据进行FFT，然后开始测量SFDR(无杂散动态範围)、SNR(讯息杂讯比)和讯息杂讯失真比(SINAD)。这些结果仅仅是来自ADC的输入讯号的一小部份数据，透过DMA FIFO机制传输至主机。

图7：开放式FPGA可让您採集数据、对讯号取平均值以去噪、将平行数据转化为串列数据，并应用数学运算、FFT和滤波。

　　PA的输出功率调整步骤类似于传统方法步骤，不同的是调整循环是在开放式FPGA内部执行。在FPGA内执行循环可大幅降低每次调整所需的时间。

　　FFT作为DSP中的一个基本函数，FFT适用于许多测试应用。FPGA具有这个功能有助于测试频域触发、数据压缩、基于频率的闭环控制和影像处理等应用。图8显示该示例如何使用LabVIEW FPGA实现FFT。

图8：程式码显示了开放式FPGA上执行FFT的位置。

[NT:PAGE]

　　虽然本文提到的仅仅是FPGA几个令人激动的数位讯号处理功能，但是FPGA上还具有许多其他功能适用于测试应用中。许多开放式FPGA均具有这种处理功能，图9显示的是NI硬体通过LabVIEW FPGA可实现的一些处理类型。

图9：FPGA上具有的数位讯号处理功能包括数学运算、滤波、叁角函数和视讯处理。

　　随着开放式FPGA在整个测试量测产业日益普及，具有固定功能的仪器将会逐步被淘汰。相反地，仪器的功能将越来越多地由软体来定义，这类似于「应用程式」为行动设备产业带来的变革。测试应用程式将不再受限于测试厂商可开发何种软体功能，而是受限于硬体和使用该仪器的工程师想像力。