在晶圆熔融键合技术上的最新进展已显示了它在提升键合对准精度上的能力过去的30年中，尺寸缩小和摩尔定律己成为硅平面工艺领域推动成本降低的主要动力。在这期间，主要的技术进步都已在CMOS工艺中获得了应用。最近的一些技术进展已经变得极其复杂，包括有多重光刻图形化、新的应变增强材料和金属氧化物栅介质等。尽管在工程和材料科学上已经取得了这些重大的成就，经常被预测的所谓阻碍半导体产业发展的“红砖墙”还是很快会再一次出现，需要采取措施来加以应对。事实上，一些半导体供应商指出经济性上的“红砖墙”在采用22nm技术节点时就已经出现，继续缩小尺寸已经不能降低单位晶体管的成本。如今，越来越难以找到一种解决方案来满足在增加器件性能的同时又能降低成本的要求。

　　光刻尺寸的进一步缩小会相应增加IC制造的复杂性，并且必须要使用日益昂贵的光刻设备，同时也会引入吏多的图形化工序。3D-IC集成提供了一种能在满足下一代器件性能/成本需求的同时，又避免了采用进一步缩小光刻尺寸的解决路径。在另一方面，3D-IC集成还使半导体业界可以继续使用具有较低复杂性的工艺，在保持一个较为宽松栅长的情况下来提升芯片的性能，而这些都不需要增加额外的成本。

　　尽管对于3D-IC集成的初步展望还是有些模糊，但还是对它的一些集成途径来进行了分类，以在第三个维度上对未来的发展做出清晰的观察‘2]。 目前3D-IC集成所处的状态有点类似于穿越阿尔卑斯山脉，可以有不同的选项来越过山脉区域：明智地利用山谷;更加直接但也更危险地攀登和翻越;花大力气修建隧道来进行穿越。最终最为经济的工艺路线将会是组合了所有这三种途径的结合体。在3D-IC领域我们看到现在正在出现一种类似的工艺过程，一些3D器件是在工艺制造过程的中期(MEOL)来形成立体结构的，而另一些是在工艺制造过程的后期(BEOL)通过芯片叠层来实现的。在未来，一些3D堆叠工序也将会向工艺上游推进而在工艺制造过程的前期(FEOL)中来完成。制造商会依据目标器件的类型、市场的规模和工艺的复杂程度来选择究竟采用何种工艺路线。3D-IC篥成最具有成本优势的方法应该是上述这三种工艺路线的结合。这就是说，未来对于很多应用场合，在前道制造工艺(FEOL)中实现3D-IC集成将具有更大的潜力来帮助降低成本、提升性能和提高能耗效率。

　　前道工艺(FEOL)目前仍然被看作为一个纯粹的平面工艺，它是在硅衬底材料上实现器件的功能/性能。然而，许多具有创新性的工艺和材料，例如SiGe和其他材料的外延层，已经引入到前道工艺(FEOL)中来提升器件的性能。因此，平面和3D堆叠的界限已经开始变得模糊，并且这也为异质器件集成(例如制作在存储器上的存储器，制作在逻辑器件上的存储器等等)的广泛应用和发展铺平了道路。