SiC功率元件主要应用于切换频率较高以及尺寸较小的电力电子装置中。然而，这样的趋势正为这类晶片的封装带来新的挑战。典型的杂散参数如电感值，在电路中逐渐成为关键元件。另外，在电源模组中使用SiC晶片时，对于散热设计也有不同的考量。再者，电源密度以及SiC高温性能的利用等方面，已成为现代系统中更可靠地建置SiC功率半导体的重要因素。本文将深入探讨如何使用SiC晶片在创新解决方案中实现这些边界条件。

　　SiC电源技术主要採用萧特基二极体的形式，目前已在市场上奠定基础。採用电源模组技术的高功率解决方案近来已经可行。通常这类元件的目标是提供系统利益，例如提高切换频率或降低损耗。如果达成上述目标，基于SiC的元件所需的高成本即可藉由降低被动元件或散热的方式而获得补偿。

　　虽然分离式、单极性SiC单晶片已或多或少能够达到更高的频率(例如在PFC单元中>100kHz)，但对于电源模组而言仍有挑战性。在一定功率範围内使用传统模组的解决方案具有较高的杂散电感，因此如果切换频率增加，di/dt造成的损失将会增加。在现有模组的晶片级中，SiC与硅晶之间的随插即用可能降低SiC效能。因此必须提升高电流模组，才能在20kHz以上的频率範围中完全发挥SiC的优点。

　　虽然在使用SiC晶片的电源模组中寄生元件减少，与未来硅晶解决方案所採用的方式一致，但在散热设计上仍可能有不同的最佳化标準，塬因是採用SiC的电源模组晶片成本贡献不同于採用硅晶的产品，因此，对于特定架构尺寸以及模组中放置的半导体面积而言，最佳解决方案可能是不同的。此外，举例而言，1200V SiC电晶体的晶粒尺寸预期将缩小至目前硅基IGBT技术所需面积的十分之一或更小(假设上述两个选项的总损耗相同)。如此将带来功率与电流密度的大幅提升，而在有效的散热以及晶片至终端的连接，则还需要更多努力。

　　先进SiC元件的电流与功率密度考量

　　SiC萧特基二极体。自2001年首度发表以来已经进展好几代了，每个世代产品都带来功率密度的进一步提升。自2006年起，英飞凌开始将Merged-Pin-Schottky(MPS)结构用于600/650V二极体，主要是为了提供足够的突波电流功能。市场上的其他元件皆设计为接面能障萧特基二极体(JBS);从设计观点来看，其配置是类似的，差异在于JBS的主要目的是在反向模式中隔离电场与萧特基介面，以维持较低漏电流，而MPS的主要目的则是提供突波电流。在这些二极体中，只有部分的有效区用于电流;其余部分是被动的，在MPS的操作仅有很短的时间(脉衝模式)。因此电流密度再次呈现局部提升，如图1所示以MPS二极体的基本塬理为範例。

　　图1：英飞凌近几代650V MPS二极体(G3与G5产品)的电流密度