东芝展示32nm工艺NAND型闪存试制外延片
摘要： 东芝在“nano tech 2009 （国际纳米科技综合展）”（2月18～20日）上展示了集成有32nm工艺NAND型闪存的300mm外延片。该外延片为导入了3bit/单元技术的32Gbit产品，将于2009年9月开始量产供货。
东芝在“nano tech 2009 (国际纳米科技综合展)”(2月18～20日)上展示了集成有32nm工艺NAND型闪存的300mm外延片。该外延片为导入了3bit/单元技术的32Gbit产品，将于2009年9月开始量产供货。
32nm工艺的组件结构“与(前工艺的)43nm相比并没有太大变化”(东芝解说员)。与原来一样，采用了浮栅结构。不过，32nm工艺中每个浮栅积存的电子数“减少为200个左右”(东芝解说员)。因此，如果为了实现3bit/单元而将阈值电压分离为8个的话，则写入空白(Margin)就会变得非常小。为解决这一问题，“在电路上下了相当大的工夫”(东芝解说员)。该公司已在数日前举行的“International Solid-State Circuits Conference(ISSCC)2009”上发布过该电路技术。
东芝就预定于2010年底～2011年量产的2Xnm工艺的组件技术表示，“目前正在研究能否延长浮栅结构的寿命，或者是否需要氮化膜阱(MONOS)型等新结构”(东芝解说员)。业界多认为，浮栅结构由于单元间会产生干扰等问题，3Xnm工艺已经是极限，但东芝认为还可能将其寿命延长至2Xnm。按量产时间推测，估计该公司将在近期对此作出结论。(编辑：CBE)
凡注明为其它来源的信息，均转载自其它媒体，转载目的在于传递更多信息，并不代表本网赞同其观点及对其真实性负责。
用户名： 密码：
