资料

高清LED显示控制模型设计分析

上传人:未知

上传时间: 2011-08-06

浏览次数: 74


  3、控制系统的实现

  3.1 视频处理器

图3. 视频处理器系统模型

  视频处理器主要完成的功能是视频分割,视频流控制,画中画,白平衡等常用的视频处理技术。如图3所示,视频处理器配有两路HDMI输入接口和四路HDMI输出接口,采用基于ARM+FPGA的系统架构,配合DDR166SDRAM,并提供OLED和用户接口,实现良好的人机互动能力,方便用户使用。视频处理器接收2路HDMI信号,根据用户需要,将其融合成为一路HDMI视频流,并分割为4路XGA格式输出。

  内存的数据吞吐速度是本设计中的一个重点,如果内存速度不够,将会导致丢帧,反映到大屏幕上就会出现严重的抖动,甚至无法显示等问题。对于任意分辨率的视频信号,其总带宽由公式(1)计算得出。

  公式(1)中,P为视频总像素数量,B为每个像素的色彩深度,R为刷新周期。由公式(1)可以得出1080p@60Hz的视频信号的总带宽为:

  1,920x1,01 8x30bit=3.8Gbps

  DDR166 SDRAM核心工作频率仅为166Mhz,但由于DDR采用2BIT预读取技术,每个时钟周期处理2bit数据,而传统的SDRAM每周期只处理1bit数据。因此DDRSDRAM比传统的SDRAM的速度快了将近一倍,其每个I/O数据吞吐速率可达300Mhz。

  根据DDRSDRAM的工作原理,可以得到计算DDRSDRAM带宽的公式(2):

  公式(2)中,B为DDRSDRAM的数据位宽,为核心工作频率,由公式(2)可计算求出主频率166Mhz位宽30bit的内存的总带宽为9.9Gbps。但由于动态内存存在刷新和指令操作,实际带宽不可能达到这个数值。

  对于乒乓操作而言,输入总带宽和输出总带宽必须满足下列关系:

  如果和不满足公式(3)的不等式关系,那么,在实时处理中将会丢失数据包,从而造成大屏幕抖动或不能正常显示。

| 收藏本文
最新评论

用户名: 密码: