半导体制程密度技术精进后的权衡取舍
2007-02-08
作者：admin
来源：
浏览量：
网友评论：
0
条
摘要： 半导体制程密度技术精进后的权衡取舍
前言：营运模式、商业模型（Business Model）能够复制吗？就信息业与网络业而言似乎不太乐观，从1990年代后期开始，许多信息大厂期望像IBM一样，走向信息服务性质的营运模式，曾经是全球第二大的计算机公司：DEC就以此为目标积极转型过，但结果是失败，之后收并DEC的COMPAQ也期望朝服务方向发展，结果也一样失败，之后收并COMPAQ的HP也有往信息服务的路线迈进，目前仍持续考验中。
▲新加坡的晶圆代工厂：特许（Chartered）在其官方网站上所公布的技术展望图。（图片来源：CharteredSemi.com）
类似的，DELL的直销模式似乎还未见第二家国际级业者获得相似或相近的成功。同样的，在.com领域中，大家只知道Portal有Yahoo，只知道Search Engine有Google，B2C是Amazon，C2C是eBay，除此之外无人知道同性质的第二名营运者是谁。
信息业如此、网络业如此，半导体业又如何？台积电（TSMC）、联电（UMC）在全球半导体产业一致的IDM营运风气下创出了Foundry的晶圆制造代工模式，目前为止也似乎难见其它更佳的抄仿，包括新加坡的特许（Chartered）、中国大陆的中芯国际集成电路制造公司（Semiconductor Manufacturing International Corporation；SMIC）等，后续也有国际商业机器（IBM）、富士通（Fujitsu）试图用更卓越的制造技术来争取客户，但之后也因服务方面的无形Know-how有待累积，目前也难论定成就。
▲一名英特尔（Intel）公司的技术人员对著摄影机前端持著晶圆（Wafer），晶圆上每个正方形或矩形即称为裸晶（Die），裸晶即是微处理器的本体，再透过封装测试之后即可出厂贩售、使用，微处理器终将成为每部个人计算机系统中的「大脑，Brain」。（图片来源：www.intel.com/pressroom，英特尔网站新闻室）
此外韩国的三星（Samsung）也有代工业务，不过可以想见的，无论IBM、Fujitsu、Samsung等都不是纯营晶圆代工（pure-play foundry），就营运立场上只能吸引一些与该厂无重迭性产品的芯片设计业者，即便如此也一样会顾忌，毕竟该业者仍保有自己的制造部门，难保日后不会运用代工过程中所吸取的设计经验来助长其推出相类似的产品，或将此类经验整合到其自有的产品中，使其加值、强化、增效。
所以很明显的，一家无晶圆厂（Fabless）营运型态的半导体业者（或说：芯片设计公司，但拥有自己的品牌及销售，并非是设计代工），在考虑托付生产时，晶圆制造技术是一大考量，但绝非是唯一考量，虽然各家代工业者从未将制程技术的精进脚步停歇过，也不断强调持续精进能给予客户及大众多好的效益，然就实际而言实必要更审慎选择代工业者及其制程技术，以及制程以外的相关面向因素，以下我们将就此进行更多的探究。
■制程技术（Process）
如前所述，制程仍是居关键位置的一项考量，因此在此依然必须对其进行讨论。
由于晶圆代工的业务竞争日益激烈，过去只有在业务往来的芯片公司间才能知的制程技术名称，现在也已经大量见于媒体报导与网站上，这使得更多人可以了解晶圆代工业者的制程技术。
举例而言，IBM微电子（IBM Microelectronics，IBM的半导体晶圆部门）在CMOS方面的制程技术，其130nm CMOS制程的技术称为「CMOS 8SFG」，其90nm CMOS制程的技术称为「CMOS 9SF」，又如BiCMOS制程方面，IBM的0.13um制程称为8HP或8WL，90nm制程称为9HP，而同样密度的制程之所以会有不同的技术名称，多半是为了不同设计制造取向而有的分别延伸，如特别讲究效能，或特别讲究省电等。又如UMC，UMC标准的90nm制程技术称为L90SP，高速取向的称为L90G，低漏电（即是省电取向）的称为L90LL。
▲IBM System p5 595型高阶UNIX服务器（过去称为IBM RS/6000系列、R6系列，2000年2005年间称为IBM eServer p系列）的心脏：MCM（Multichip Module，多芯片模块）封装技术的POWER5+处理器，该封装内有36MB容量的第三阶快取、四个中央芯片，每个芯片具有两个POWER5+微处理器的执行核心（对岸惯称：内核），MCM封装技术也是高密度制程、多核化的配套技术。（图片来源：www-03.ibm.com/press，IBM网站新闻室）
同样的，Fujitsu的代工业务（Wafer Foundry Service）中，90nm CMOS的制程技术称为CS100A，65nm CMOS的制程技术称为CS200或CS200A。此外，这类的制程技术名称各业者间并没有通适性，至多是各业者自身不断精进制程时，新制程技术的名称与过往制程技术的名称有系列感、系列连续性而已。
当然！制程技术并非只有CMOS、BiCMOS两种属性类型而已，其它常见的还有SiGe（锗化矽）、RF CMOS（Radio Frequency，无线射频电路用的CMOS制程）、Mixed Signal（混讯电路，简称MS，一颗裸晶内同时有数码与类比电路的制程）、High Voltage（高电压电路，简称HV）、CMOS Image Sensor（简称CIS，影像传感器），此外有些业者也有独到、特有分立成的制程技术，例如TSMC有High Density Memory（高密度存储器，简称HDM）、Non-Volatile Memory（非挥发性存储器，简称NVM）、Color Filter（滤光片，简称CF）等代工技术。
▲IBM微电子在制程技术方面的未来展望图。（图片来源：www-03.ibm.com/chips）
除了制程的质量外，其余也包含供量、供价、供期等，能否在预期的时间内以预期的价格交付出预期的芯片数目，也一样是重要考验。
■硬矽智财（Hard SIP）
与制程密度技术息息相关的是实体性的硬矽智财技术（也称为：Physical IP），而与软矽智财没有太直接的关连，软矽智财仅是暂存器转化层（Register Transfer Level；RTL）的逻辑性描述，由于现在的芯片电路已至高度复杂的水平，很少有单一家芯片设计业者能够完全以自有的团队独立完成芯片内的所有电路，而是将芯片内较基础或非核心的电路，以矽智财购置的方式来获取、实现，或者将部分电路委外给芯片设计代工业者协同完成，也唯有如此才能使（芯片）产品及时上市（Time To Market；TTM），现在甚至是更进一步的强调及时设计（Time To Design；TTD）。
▲过去半导体密度制程技术的提升，是几乎所有数码电路的芯片产品都能受用，但如今只能受用在持续有高价位、高用量的芯片产品上，图为IBM、Sony、Toshiba三家业者所共同研发的第二代Cell处理器：DD2（研发代号），其裸晶面积为235平方公厘、整体电路耗用了2.5亿个晶体管，而现有的DD1则为221平方公厘、2.34亿个晶体管。（图片来源：www-03.ibm.com/press）
而且，往未来看，硬矽智财的重要性将愈来愈高，并高过软矽智财。过去欲设计芯片成品的公司在购用矽智财时，多半倾向选择软矽智财，原因无法，软矽智财对购者而言有较大的再修改权，能够与新加搭设计的电路有更高的紧密配合度，包括运作的时序、节能控制等，但缺点是需要较长的设计时间，相对的硬矽智财的再整合性低，但却可以缩短设计的时间心力。
然而近年来购用倾向已逐渐转变，所有芯片应用市场的需求变化愈来愈快，有时快到无法容忍购用软矽智财所获取的精省时间都不足以应付，这时只好用硬矽智财以求设计时间的更加速。当然！另一个转向硬矽智财的诱因是：因制程密度技术的持续精进，晶圆上每颗晶体管的成本愈来愈低廉，因此对于硬矽智财较耗用电路面积成本的作法也逐渐能接受，用空间换取时间，用较大的裸晶面积耗用，来缩短新品设计的时间。
还有一项原因是，软矽智财多半属于更基础性的系统电路，如MPU核心、DSP核心，这些核心电路多半购置一次就少有更进阶的需要，即便矽智财业者不断推出各种新功效特色与新功能机制，但对用户而言多半认为是选用，并非有迫切需求，所以后续的购置几乎都朝硬矽智财方向倾斜。
不过问题也在此，硬矽智财与制程技术有较高的相依性、黏著性，一旦制程技术升级或调整，原硬矽智财的业者就必须对应重新设计一个采行新制程技术的硬矽智财，原有的硬矽智财将无法受用在新的制程技术中，即便强行使用功效也会打折扣，成本也会增加（例如使用多芯片共嵌封装方式），也无法享用到新制程的效益（更快速、更低廉、更省电）。
▲台积电（TSMC）在南科设立的第二座晶圆厂：十四厂，十四厂是一座十二寸（300mm）晶圆厂。无论是制程密度的精进提升或晶圆直径、面积的增加，都有助于进一步降低芯片生产成本。（图片来源：台湾集成电路制造股份有限公司）
附注：Xbox 360内的绘图芯片（Graphics Processing Unit；GPU）：Xenos（由ATI研发，研发代号C1，有时也称R500）即是采用两个芯片共同嵌入封装的技术，该芯片使用TSMC的90nm制程技术，除了ATI的GPU裸晶外，还会共同放入一个NEC的10MB嵌入式存储器，此称为eDRAM，如此的好处是ATI与NEC相互间不用为设计同一个芯片系统而进行太多的整合讨论，各自可以全心冲刺于自有技术及设计的提升，但缺点则是增加生产成本（程序增加）与良率风险（依据过去的芯片，多个芯片共享一个封装，封装过程的失败率较高）。
所以，要购置实体矽智财前，必须先确认该矽智财是否有采行自己需求可用的晶圆厂技术，倘若没有，就需要更加地三思。举例来说，今日一家芯片公司期望向ARM购买Artisan系列的高速实体层（High Speed PHY）传输的I/O电路，而ARM搭配的晶圆厂业者有1st Silicon、Chartered、DongbuAnam、Grace、HHNEC、HJTC、IBM、MagnaChip、SMIC、Samsung、Silterra、TSMC、Tower、UMC、Vanguard等业者，不过并非每一种制程或每一种新制程都能兼顾，不能保证每个实体矽智财都能对应到最新的制程，假设今日HHNEC的制程从180um升级成130um，但硬矽智财可能仍只提供对应于180um的版本，这时恐就难以用130um制程来设计、投产整个芯片，或者必须另觅或等待更合适的硬矽智财，最后不得已可能要自行设计。
因此，硬矽智财能否配套提升也相当重要，对应新制程的矽智财是否要额外增费再购，是否有可配合的晶圆厂等，都必须先行考虑才行。
■相关配套
硬矽智财仅是升级采行新制程的一项考量，其它考量也相同重要，例如电子自动化设计（EDA）的工具软件及环境能否配合，有否对应新制程的设计方法，以及测试方法、功效验证方法，委外设计的设计代工业者（Design House）是否也跟上新制程技术等。
至此很明显的，新制程技术除了必须是量大价高的芯片外（如CPU、GPU、Flash Memory、FPGA）等，也必须有SIP、EDA Tools、Design House等整个产业生态系统（Ecosystem）的配合才行，甚至也要考虑制造完的后续，配套，如测试、封装，以及更外围的供电及散热，尤其是供电与散热，由于相同面积内要持续增加供电量，同时要增加散热量，这对晶圆技术以外的技术发展也是极大的一项空前挑战。
再者，现有的制程领先不能代表往后都永远领先，许多芯片设计业者都期望看到晶圆代工业者更后续的技术展望，以此增加长久合作的信心，这也是制程以外必须积极评估的一部份。
凡本网注明“来源：阿拉丁照明网”的所有作品，版权均属于阿拉丁照明网，转载请注明。
凡注明为其它来源的信息，均转载自其它媒体，转载目的在于传递更多信息，并不代表本网赞同其观点及对其真实性负责。
凡注明为其它来源的信息，均转载自其它媒体，转载目的在于传递更多信息，并不代表本网赞同其观点及对其真实性负责。
最新评论
用户名： 密码：
